Un chassis désagrégé Liqid avec un pool d'accélérateurs Nvidia. (Crédit S.L.)
Pour répondre à des applications très gourmandes en ressources comme celles liées à l'IA ou celles qui analysent massivement des données non structurées par exemple, il est nécessaire de donner bien plus de flexibilité aux serveurs dans les datacenters notamment dans la transmission efficace des données entre la mémoire et les processeurs. Et pour donner cette souplesse, la tendance est plutôt à la désagrégation des systèmes, laquelle devrait même s'accélérer avec la prochaine génération de serveurs intégrant le protocole CXL (Compute Express Link). Cette génération, chez tous les constructeurs de serveurs, correspond à l'arrivée en volume, dès 2023, des processeurs Intel Xeon Scalable Sapphire Rapids et AMD Epyc Genoa, lesquels prendront en charge le support du protocole. Rappelons que ce protocole, qui fonctionne sur le bus PCIe 5.0 (CXL 1.1), permet de composer des systèmes avec des ressources (mémoire, flash, GPU, DPU, FPGA et cartes réseau) partagées sur le réseau avec une faible latence. Point important, grâce à cette désagrégation des composants, les ressources peuvent être demandées pour une charge de travail puis libérées une fois la tâche terminée. De plus, la désagrégation de la mémoire aide également les opérateurs de datacenters à réduire le coût par bit de mémoire, car ce qu'ils dépensent uniquement en DRAM est très élevé. Un autre avantage de cette désagrégation de la mémoire comme chez Liqid, c'est la réduction de la perte des données lors d'un redémarrage ou d'une mise à jour d'un serveur. Initié à l'origine par Intel, ce protocole est aujourd'hui soutenu par un consortium qui regroupe entre autres les grands fondeurs, mais il est aussi soutenu par IBM et les hyperscalers. À la fin de l'année dernière, ce consortium a même absorbé tous les actifs du consortium Gen-Z, un concurrent de CXL et depuis août dernier, les spécifications et les actifs d'Open CAPI sont aussi en cours de transfert vers le consortium CXL. Rappelons que Gen-Z (surtout initié par HPE) et Open CAPI (soutenu notamment par IBM) sont des bus d'interconnexion tout comme le sont également le NVLink de NVidia et le Cache Coherent Interconnect for Accelerators (CCIX).
Suivez-nous